“忆阻选通”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2266115个，建议您升级VIP下载更多相关专利

[发明专利]一种多模式可重构的忆阻选通单元及其制备方法-CN202211279446.3在审
发明人：詹学鹏;王成城;陈博;陈杰智 -专利权人：山东大学
申请日： 2022-10-19 - 公布日： 2022-12-27 - 主分类号： H01L45/00 文献下载
摘要：本发明提供了一种用于交叉点阵列的多模式可重构的忆阻选通单元及其制备方法，该选通单元由一个数字型忆阻器和一个模拟型忆阻器串联组成，且共用同一阻变层，结构简单，具有工艺兼容性。忆阻选通单元的运行方法能够通过多工作模式切换使忆阻选通单元实现选通行为和阻变行为；通过对单一数字型的调控实现忆阻单元的调控，实现了选通功能与阻变行为的重构，对于交叉点阵列等集成电路技术发展具有重要意义。
一种模式可重构忆阻选通单元及其制备方法

[发明专利]非易失性T触发器电路-CN201510143682.6在审
发明人：郑尖;曾志刚;温世平;曹明富;赵俊峰 -专利权人：华为技术有限公司
申请日： 2015-03-30 - 公布日： 2016-11-23 - 主分类号： H03K3/037 文献下载
摘要：本发明实施例提供了一种非易失性T触发器电路，涉及集成电路领域，所述电路包括：反相锁存模块、忆阻器选通模块、定值电阻以及电源输入端口；所述忆阻器选通模块中包含两个忆阻器；所述反相锁存模块和所述忆阻器选通模块并联；所述定值电阻的一端接地，另一端分别与所述反相锁存模块和所述忆阻器选通模块串联；所述电源输入端口分别与所述反相锁存模块和所述忆阻器选通模块相连。本发明通过使用反相锁存模块和忆阻器选通模块并联后，串联定值电阻和电源，利用控制信号T来控制输出信号Q的状态，从而达到非易失性T触发器的效果，达到提高非易失性T触发器性能的效果。
非易失性触发器电路

[发明专利]基于忆阻元件和蕴含逻辑的自纠错存储单元-CN202110890712.5在审
发明人：王子欧;巫超 -专利权人：苏州大学
申请日： 2021-08-04 - 公布日： 2021-11-12 - 主分类号： G11C29/44 文献下载
摘要：本发明公开了一种基于忆阻元件和蕴含逻辑的自纠错存储单元，包括一选通管；用于存储写入时的数据的第一忆阻器；用于辅助判断第一忆阻器是否写入正确的第二忆阻器；一定值电阻；所述选通管的源极经定值电阻电性连接到DL端，所述选通管的栅极电性连接到WL端，所述选通管的漏极分别电性连接到第一忆阻器的负极和第二忆阻器的负极，所述第一忆阻器的正极电性连接到BL端，所述第二忆阻器的正极电性连接到CL端。
基于元件蕴含逻辑纠错存储单元

[发明专利]一种忆阻器存内计算系统的误操作检测装置及系统-CN202011461486.0有效
发明人：王超;余国义;许家瑞;詹翊 -专利权人：华中科技大学
申请日： 2020-12-08 - 公布日： 2022-05-20 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种忆阻器存内计算系统的误操作检测装置及系统，属于集成电路领域，装置包括选通模块、控制模块和检测模块；选通模块选通忆阻器单元；当忆阻器单元执行蕴含逻辑时，控制检测模块检测忆阻器单元是否处于(低阻态，高阻态)输入模式并生成相应的标记结果，然后检测忆阻器单元公共节点电位，并根据标记结果、公共节点电位与第一参考电压之间的大小关系生成其操作结果；当忆阻器单元执行假逻辑时，控制检测模块检测忆阻器单元输出节点的电位对忆阻器阈值电压老化漂移导致的所有可能误操作情况进行检测，提高运算可靠性，无需中断忆阻器当前操作，保证运算效率。
一种忆阻器存内计算系统操作检测装置

[发明专利]基于忆阻元件和蕴含逻辑的非易失性存储器-CN202011228659.4在审
发明人：王子欧;巫超;张文海;张一平 -专利权人：苏州大学
申请日： 2020-11-06 - 公布日： 2021-02-05 - 主分类号： G11C16/26 文献下载
摘要：本发明公开了一种基于忆阻元件和蕴含逻辑的非易失性存储器，包括一选通管；用于存储写入时的数据的第一忆阻器；用于辅助判断第一忆阻器是否写入正确的第二忆阻器；一定值电阻；所述选通管的源极电性连接到DL端，所述选通管的栅极电性连接到WL端，所述选通管的漏极分别电性连接到第一忆阻器的负极、第二忆阻器的负极和定值电阻的一端，所述第一忆阻器的正极电性连接到BL端，所述第二忆阻器的正极电性连接到CL端，所述定值电阻的另一端接地。
基于元件蕴含逻辑非易失性存储器

[实用新型]基于忆阻元件和蕴含逻辑的非易失性存储器-CN202022544494.3有效
发明人：王子欧;巫超;张文海;张一平 -专利权人：苏州大学
申请日： 2020-11-06 - 公布日： 2021-08-03 - 主分类号： G11C16/26 文献下载
摘要：本实用新型公开了一种基于忆阻元件和蕴含逻辑的非易失性存储器，包括一选通管；用于存储写入时的数据的第一忆阻器；用于辅助判断第一忆阻器是否写入正确的第二忆阻器；一定值电阻；所述选通管的源极电性连接到DL端，所述选通管的栅极电性连接到WL端，所述选通管的漏极分别电性连接到第一忆阻器的负极、第二忆阻器的负极和定值电阻的一端，所述第一忆阻器的正极电性连接到BL端，所述第二忆阻器的正极电性连接到CL端，所述定值电阻的另一端接地
基于元件蕴含逻辑非易失性存储器

[实用新型]基于忆阻元件和蕴含逻辑的自纠错存储单元-CN202121806142.9有效
发明人：王子欧;巫超 -专利权人：苏州大学
申请日： 2021-08-04 - 公布日： 2022-02-11 - 主分类号： G11C29/44 文献下载
摘要：本实用新型公开了一种基于忆阻元件和蕴含逻辑的自纠错存储单元，包括一选通管；用于存储写入时的数据的第一忆阻器；用于辅助判断第一忆阻器是否写入正确的第二忆阻器；一定值电阻；所述选通管的源极经定值电阻电性连接到DL端，所述选通管的栅极电性连接到WL端，所述选通管的漏极分别电性连接到第一忆阻器的负极和第二忆阻器的负极，所述第一忆阻器的正极电性连接到BL端，所述第二忆阻器的正极电性连接到CL端。
基于元件蕴含逻辑纠错存储单元

[发明专利]一种电流型忆阻器矩阵权值运算方法-CN201910352509.5在审
发明人：王钰琪;刘鑫伟;徐威;陈义豪;梁定康;童祎 -专利权人：南京邮电大学
申请日： 2019-04-28 - 公布日： 2019-08-23 - 主分类号： G06N3/00 文献下载
摘要：本发明揭示了一种电流型忆阻器矩阵权值运算方法，该方法包括如下步骤：S1：信号发生器中的数字电路根据编码格式设计数字电路的输出信号；S2：数模转换器将数字电路处理过的模拟信号输入单元忆阻器矩阵；S3：忆阻器单元矩阵对数模转换器输入的信号进行处理之后，经过忆阻器单元矩阵输出端选通开关；S4：选通开关输出的信号被下一级进行采集。该方法可在忆阻器单元现有导态的基础上开发包含负数权值在内的全新权值，同时为克服传统忆阻器矩阵结构在生成大规模忆阻器矩阵时的局限性，以节点权值固定的小规模忆阻器矩阵替代单个忆阻器的作为忆阻器矩阵的最小单元，方便忆阻器矩阵各单元的测试以及拓展。
忆阻器矩阵单元矩阵选通开关电流型运算模拟信号输入单元对数模转换器设计数字电路数字电路处理信号进行处理数模转换器信号发生器编码格式矩阵结构输出信号数字电路最小单元固定的输出端采集测试输出替代拓展开发

[发明专利]一种双极选通忆阻器的制备方法及双极选通忆阻器-CN202110639876.0有效
发明人：李祎;何毓辉;付瑶瑶;黄晓弟;缪向水 -专利权人：华中科技大学
申请日： 2021-06-08 - 公布日： 2022-08-16 - 主分类号： H01L45/00 文献下载
摘要：本发明提供一种双极选通忆阻器的制备方法及双极选通忆阻器，包括：制备下电极；在下电极上沉积阻变材料层；在阻变材料层上沉积上电极：采用磁控溅射方式沉积上电极，通过控制溅射功率以控制上电极金属粒子具备合适的动能，并控制上电极和阻变材料层所处区域的真空度，以使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积上电极；或选用相比阻变材料层金属元素活性高的材料作为上电极的金属材料，使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积出上电极。本发明提高了双极选通器件的性能。
一种双极选通忆阻器制备方法

[发明专利]一种忆阻器阻态数目扩展的结构及相关方法-CN201811391853.7有效
发明人：刘文军;薛晓勇;张朕银;姜婧雯;周鹏 -专利权人：复旦大学
申请日： 2018-11-21 - 公布日： 2020-10-09 - 主分类号： G11C11/56 文献下载
摘要：本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。
一种忆阻器阻态数目扩展结构相关方法

[发明专利]高集成度选通忆阻器及其制备方法-CN202211509885.9在审
发明人：段瑞斌;邱晨光;孟德欢 -专利权人：湘潭大学;北京大学
申请日： 2022-11-29 - 公布日： 2023-03-03 - 主分类号： H10B51/30 文献下载
摘要：本发明涉及一种高集成度选通忆阻器及其制备方法，属于微电子器件技术领域，该选通忆阻器包括一MOSFET晶体管和一铁电隧道结，MOSFET晶体管和铁电隧道结均包括第一共用电极、第二共用电极、共用半导体层、第一石墨烯层和第二石墨烯层本申请提供的高集成度选通忆阻器及其制备方法，将MOSFET晶体管和铁电隧道结结合，具有抑制交叉开关矩阵阵列的旁路电流的能力；同时，将MOSFET和铁电隧道结混合，具有高开关速度、非易失性、低功耗、高可扩展性以及与CMOS工艺相兼容等特点；此外，高集成度选通忆阻器及其制备方法省略MOSFET晶体管的源金属电极，直接将MOSFET晶体管的半导体源端扩展部分作为铁电隧道结的一端，能够充分实现1T1R存储功能，大大提高了器件的集成度
集成度选通忆阻器及其制备方法

[发明专利]基于忆阻器的存内逻辑电路、存内逻辑计算系统及应用-CN202310131821.8在审
发明人：王超;赵元声;许家瑞;王宗巍 -专利权人：华中科技大学;北京大学
申请日： 2023-02-17 - 公布日： 2023-05-12 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于忆阻器的存内逻辑电路、存内逻辑计算系统及应用，属于集成电路技术领域，存内逻辑电路包括：相互并联的第一存储单元和第二存储单元、及产生逻辑运算结果的灵敏放大器；两个存储单元包括串联连接的忆阻器和MOS选通管；用两个忆阻器的阻值态表示第一组逻辑输入信号，两个MOS选通管栅极施加的电位信号表示第二组逻辑输入信号。本发明的存内逻辑电路具有结构简单、能够实现非破坏性逻辑计算，将其应用在存内逻辑计算系统中，能够避免忆阻器频繁擦写带来的器件老化对忆阻器计算系统造成的可靠性影响，在提高逻辑计算单元与忆阻器阵列兼容性的同时
基于忆阻器逻辑电路逻辑计算系统应用

[发明专利]面向忆阻器阵列接入电阻的电流补偿方法及装置-CN202310414164.8有效
发明人：李清江;王伟;徐晖;童霈文;刁节涛;刘海军;王义楠;于红旗;王玺;李楠;步凯;陈长林;刘森;宋兵;李智炜;王琴;曹荣荣 -专利权人：中国人民解放军国防科技大学
申请日： 2023-04-18 - 公布日： 2023-06-30 - 主分类号： G06N3/063 文献下载
摘要：本申请涉及一种面向忆阻器阵列接入电阻的电流补偿方法及装置，首先本发明电流补偿方法，不仅仅局限于选通开关导通电阻引起的阵列接入电阻，可以推广到其他的场景中，例如外围读写电路对阵列的接入电阻影响。其次，本发明阐述的忆阻器阵列接入电阻的电流补偿方法，实现了对忆阻器阵列输出电流的有效补偿，有效抑制了阵列接入电阻对忆阻器神经形态计算性能的影响，为硬件实现性能的优化提供新思路。
面向忆阻器阵列接入电阻电流补偿方法装置

[发明专利]一种基于3M-1R忆阻器的完备非易失布尔逻辑电路及控制方法-CN202310163750.X在审
发明人：王兴晟;宋玉洁;缪向水 -专利权人：华中科技大学
申请日： 2023-02-24 - 公布日： 2023-06-09 - 主分类号： H03K19/02 文献下载
摘要：本发明公开了一种基于3M‑1R忆阻器的完备非易失布尔逻辑电路及控制方法，属于微电子器件技术领域，该逻辑电路主要由三个忆阻器与一个定值电阻组成，电路所占面积较小，电路复杂度较低，其中，逻辑计算过程中的一个输入P定义为输入忆阻器1的阻态，另一个输入Q定义为输入忆阻器2的阻态，输出忆阻器的阻态作为输出，通过对控制多路选择器的选通状态，并向各忆阻器施加对应的电压，即可一步计算操作可实现任意布尔逻辑运算，且在逻辑计算的操作过程中，输入忆阻器1和输入忆阻器2的阻态不发生改变，输入信息被完整非易失的保存在对应的忆阻器中，能够在使用尽可能少的器件和操作步数的同时，在计算过程中保护输入信息的完整性。
一种基于忆阻器完备非易失布尔逻辑电路控制方法

[发明专利]一种基于忆阻器的数据选择器及其IC拓扑结构-CN202110079979.6有效
发明人：王丽丹;王紫菱 -专利权人：西南大学
申请日： 2021-01-21 - 公布日： 2023-04-14 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于忆阻器的二选一数据选择器电路，该选择器电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。此外，本发明还将该二选一数据选择器电路映射到忆阻器交叉阵列中。本发明所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而简化了电路结构，缩小了电路面积，此外由于忆阻器交叉阵列尺寸小，易于高密度集成
一种基于忆阻器数据选择器及其 ic 拓扑结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条